本招聘信息由AI（人工智能）自动翻译。日语版本为官方正式文本。所有薪酬以日元（JPY）支付。
有奖金社保齐全有加薪提供交通费
只需输入邮箱地址即可应聘。
应聘截止2026/11/30
受理日期2026/09/01
招聘编号13030-14263961
简单来说
简明语言·自动生成这是设计/CAD的工作。提供培训。周六周日休息，年间休息125天。
工作内容
我公司将以正式员工身份雇佣。
这是面向最尖端半导体制造设备的通信控制用 FPGA 的逻辑电路设计业务。
＜具体业务内容＞
设备高速通信相关的规格探讨及设计
使用 HDL 语言进行 RTL 设计及逻辑合成
执行时序验证、仿真
使用示波器等进行实际机台的动作评估测试
在需要高度数据处理的半导体领域，是能够充分发挥硬件设计专业技能的环境。
工作内容变更范围：无变更
薪资·补贴
基本工资基本工资（月均）或时薪：400,000日元–700,000日元
奖金有（每年2次）
加薪有（每月6,000日元–30,000日元）
固定加班费无
交通补贴每月上限30,000日元
工资结算日月末
发薪日月末
工作方式
工作时间时段1：9:00–18:00
休息时间60分钟
加班有（月均10小时） / 36协定无特别条款
休息日周六, 周日, 节假日, 其他 / 年末年初休假, 夏季休假, 黄金周 / 满6个月后年假10天
年休天数125天
雇佣·合同
雇佣形态正式员工
雇佣期间无固定期限
试用期有（3个月；劳动条件与正式录用相同）
待遇·福利
加入保险社会保险齐全（健康·厚生年金·雇用·工伤）
退职金无
宿舍/公司住房无
培训制度
培训制度：适用于非正式员工。培训内容：专业技术培训、商业培训。
福利
交通补贴最多每月 30,000 日元; 各种补贴，包括加班费 (全额), 家庭补贴, 转移补贴; 表彰奖金制度; 住房补贴; 搬家费用补助; 制服发放; 娱乐活动; 技术交流会; 技能提升支持: 考试费补助, 研讨会和函授教育课程费用
自驾通勤不可
应聘·选拔
所需经验
必要经验・知识・技能等 必须 Verilog-HDL 或 VHDL 的 FPGA/ASIC 设计经验
年龄59岁以下 / 上限为退休年龄 / 理由: 由于60岁强制退休制度
招聘人数1人（增员）
选拔方式面试（预计1次）, 书面筛选
结果通知书面筛选后 / 面试后 / 书面：到达后3日内 / 面试：7日内
关于公司
株式会社ユー・タチ
业务内容
软件设计、开发、运营及数字转型工作。外包服务，包括合同工作、外包工作和派遣服务。软件工程师培训和技术支持。人才推荐和其他服务。
公司特色
本公司成立于2016年，以20多岁至40多岁为中心，在各领域都十分活跃。我们以提供一个不仅能安心工作，还能持续提升技能的环境为最优先事项。
来自单位的留言
请避免商业性联系。
员工人数其中兼职：0人
注册资本40,000,000日元
成立年份2016年
其他信息（来自招聘票）
对于目前在职的人员,下班后面试也是可能的。请随时与我们咨询。
特记事项、年龄限制理由等自由描述内容，如果脱离上下文翻译可能会造成误解，因此在确认准确译文之前，可能仍以日文原文显示。
应聘前确认事项
- 您的在留资格是否允许从事此类工作
- 工资·工作时间·休息日是否符合期望
- 应聘方式·所需材料（Hello Work可能需要介绍信）
- 以特定技能签证应聘时：企业方需要做好接收准备（支援体制、备案等）。应聘或咨询时，请确认企业是否有接收计划
GloJob 不对是否可就业或签证适配做出判定。最终确认请与雇主及专业人士共同进行。
致企业负责人：关于外国人才招聘及特定技能接收准备，请参阅此处 → 面向企业的页面（日语）
只需输入邮箱地址即可应聘。
注册后会立即回到此职位页面。
此招聘为公开于Hello Work 网络服务的信息。应聘在外部（Hello Work）进行。GloJob 不判定是否可就业。（最后确认: 2026/09/02）
